Etude et modélisation de défauts des circuits fortement submicroniques sécurisés en vue du test
| dc.contributor.author | Ait Abdelmalek, Ghania | |
| dc.date.accessioned | 2017-06-14T13:28:33Z | |
| dc.date.available | 2017-06-14T13:28:33Z | |
| dc.date.issued | 2016 | |
| dc.description | 110 f. : ill. ; 30 cm. (+ CD-Rom) | en |
| dc.description.abstract | Compte tenu des récents progrès technologiques, les circuits sécurisés implémentés en contre mesures WDDL et QDI apparaissent plus intéressants que les circuits synchrones, principalement pour sécuriser l.implantation des circuits intégrés contre les attaques par injection de fautes et par analyse de courant. Cependant, le manque de méthodes et d.outils de test a limite l.utilisation de ce type de circuits. L.objectif de ce travail de thèse est de présenter une méthode de test et de tolérance aux fautes de ces circuits sécurises. Cette méthode montre que les modèles de fautes appliques dans les structures CMOS classiques sont aussi applicables pour les structures sécurises tolérantes aux fautes. Ces structures peuvent fonctionner correctement malgré la présence de deux défauts résistifs, les courts-circuits résistifs et les circuits ouverts résistifs. Les différentes mesures sont effectuées sous Spice de Cadence. Les résultats expérimentaux obtenus par FPGA valident la méthode proposée. | en |
| dc.identifier.citation | Option : Microélectronique | en |
| dc.identifier.other | DOC.ELN.63-16 | |
| dc.identifier.uri | https://dspace.ummto.dz/handle/ummto/1343 | |
| dc.language.iso | fr | en |
| dc.publisher | Université Mouloud Mammeri | en |
| dc.subject | Tolérance aux fautes | en |
| dc.subject | Test | en |
| dc.subject | Modèle de fautes | en |
| dc.subject | Circuits sécurisés | en |
| dc.subject | Circuits asynchrones | en |
| dc.title | Etude et modélisation de défauts des circuits fortement submicroniques sécurisés en vue du test | en |
| dc.type | Thesis | en |